- 18萬-30萬/年
- 上海
- |
- 工作經驗不限
- |
- 本科
- |
- 全職
職位誘惑: 五險一金,老板nice,福利好,股票期權,天天下午茶,年度旅游
發布時間: 2017-10-26發布
職位描述
職位描述：
1、FPGA較底層邏輯設計和實現，包括但不限于接口協議自定義設計，Memory模塊管理，信號處理算法實現等；
2、配合嵌入式和軟件團隊完成系統調試；
3、設計編寫技術和說明文檔；
4、完成部門交付的其他任務。
任職資格：
1、計算機、電子、通信等專業本科及以上學歷；
2、熟悉ISE和VIVADO開發環境，熟練掌握verilog或VHDL語言；
3、熟悉ZYNQ SoC系列平臺開發流程者優先；
4、具有良好的語言溝通及團隊協作能力；
5、較強的動手調試能力和解決故障能力。
職位發布者
王瑋玉
HR
7天
簡歷處理用時
97%
簡歷及時處理率
滬公網安備31011502017136號